#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08222639 A

(43) Date of publication of application: 30.08.96

(51) Int. CI

H01L 21/82

G11C 11/401

G11C 29/00

H01L 27/108

H01L 21/8242

(21) Application number: 07047760

(71) Applicant:

HITACHI LTD HITACHI INSTR

**ENG CO LTD** 

(22) Date of filing: 13.02.95

(72) Inventor:

COPYRIGHT: (C)1996,JPO


TAKAHASHI KIMIKAZU KASAMA YASUHIRO

#### (54) SEMICONDUCTOR DEVICE

#### (57) Abstract:

PURPOSE: To enhance the relief efficiency of a dynamic RAM having a redundant word line and a redundant bit line and to enhance the product yield by disposing a redundant element on the part having relatively large process margin of the surface of a semiconductor substrate.

CONSTITUTION: The semiconductor device comprises a redundant element disposed on the part having relatively large process margin of the surface of a semiconductor substrate. For example, the element has a redundant word line in which the drive route between its X-address decoder is selectively disconnected when it is not used and a redundant bit line in which the drive route of a corresponding unit amplifier is selectively disconnected when it is not used. Such redundant word line WR00 to WR03, WR10 to WR13 as well as the redundant bit lines BR0\* to BR7\* are disposed together at the central part having relatively large process merging of memory arrays ARY0 and RY2 including corresponding redundant memory cells.



(19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平8-222639

(43)公開日 平成8年(1996)8月30日

| (51) Int.Cl. <sup>6</sup> |         | 觀別記号            | 庁内整理番号  | FΙ      |           |                  | ŧ     | 技術表示簡用        | 沂 |
|---------------------------|---------|-----------------|---------|---------|-----------|------------------|-------|---------------|---|
| H01L                      | 21/82   |                 |         | H01L 2  | 1/82      | 1                | R     |               |   |
| G11C                      | 11/401  |                 |         | G11C 2  | 9/00      | 301              | В     |               |   |
|                           | 29/00   | 301             |         | 1       | 1/34      | 371              | D     |               |   |
| H01L                      | 27/108  |                 | 7735-4M | H01L 2  | 7/10      | 681E             |       |               |   |
|                           | 21/8242 |                 |         |         |           |                  |       |               |   |
|                           |         |                 |         | 審査請求    | 未請求       | 請求項の数4           | FD    | (全 10 頁       | ) |
| (21)出願番号                  |         | 特願平7-47760      |         | (71)出願人 | 000005108 |                  |       |               |   |
|                           |         |                 |         |         | 株式会社      | 土日立製作所           |       |               |   |
| (22)出願日                   |         | 平成7年(1995)2月13日 |         |         | 東京都司      | F代田区神田駿?         | 可台四丁  | 目6番地          |   |
|                           |         |                 |         | (71)出願人 | 0002332   | 40               |       |               |   |
|                           |         |                 |         |         | 日立計劃      | <b>リエンジニアリ</b> こ | ング株式  | 会社            |   |
|                           |         |                 |         |         | 茨城県で      | )たちなか市堀「         | 1字長夕  | 保832番地        |   |
|                           |         |                 |         |         | 2         |                  |       |               |   |
|                           |         |                 |         | (72)発明者 | 高橋(       | 公和               |       |               |   |
|                           |         |                 |         |         | 茨城県で      | ひたちなか市堀口         | ]字長夕  | 保832番地        |   |
|                           |         |                 |         |         | 2 日式      | な計測エンジニン         | アリンク  | /株式会社内        | Ā |
|                           |         |                 |         | (72)発明者 | 笠間 勇      | 存裕               |       |               |   |
|                           |         |                 |         |         | 東京都小      | N平市上水本町 :        | 5丁目20 | <b>3番1号 桝</b> | k |
|                           |         |                 |         |         | 式会社日      | 1立製作所半導体         | 本事業部  | 内             |   |
|                           |         |                 |         | (74)代理人 | 弁理士       | 徳若 光政            |       |               |   |
|                           |         |                 | ·       |         |           |                  |       |               | — |


#### (54) 【発明の名称】 半導体装置

#### (57)【要約】

【目的】 冗長ワード線及び冗長ビット線を備えるダイナミック型RAM等の救済効率を高め、その製品歩留まりを高める。

【構成】 冗長ワード線WR00~WR03、WR10 ~WR13ならびに冗長ビット線BR0\*~BR7\* を、メモリアレイARY0及びARY1の比較的プロセ スマージンの小さな辺端部及び隅端部を避けて、比較的 プロセスマージンの大きな中央部分を含む内側部に配置 し、あるいは各メモリアレイの内側部に分散して配置す るとともに、これらの冗長ワード線及び冗長ビット線が 使用状態にないときには、その実質的な駆動経路となる Xアドレスデコーダとの間あるいはセンスアンプSAの 対応する単位増幅回路とコモンソース線との間を切断状 態とする。これにより、冗長ワード線及び冗長ビット線 自体の障害発生率を低くし、異物混入等によりすべての 冗長ワード線又は冗長ビット線が同時に不良となるのを 防止し、さらには欠陥を持ちかつ使用状態にない冗長ワ ード線及び冗長ビット線が他の回路の正常動作に与える 悪影響を防止する。

# 図3 ダイナミック型RAMの基板配置(実施例1)



#### 【特許請求の範囲】

【請求項1】 半導体基板面の比較的プロセスマージンの大きな部分に配置される冗長素子を具備することを特徴とする半導体装置。

【請求項2】 上記冗長素子は、複数個設けられるものであり、かつ上記半導体基板面の比較的プロセスマージンの大きな部分に分散して配置されるものであることを特徴とする請求項1の半導体装置。

【請求項3】 上記冗長素子は、選択的に使用されるものであり、かつそれが使用状態にないとき、その実質的な駆動経路が選択的に切断状態とされるものであることを特徴とする請求項1又は請求項2の半導体装置。

【請求項4】 上記半導体装置は、直交して配置されるワード線及びビット線を含むメモリアレイと、上記ビット線に対応して設けられる単位増幅回路を含むセンスアンプとを具備するダイナミック型RAMであり、上記冗長素子は、それが使用状態にないときそのXアドレスデコーダとの間の駆動経路が選択的に切断状態とされる冗長ワード線と、それが使用状態にないとき対応する上記単位増幅回路の駆動経路が選択的に切断状態とされる冗長ビット線とを含むものであって、上記半導体基板面の比較的プロセスマージンの大きな部分には、上記メモリアレイの辺端部及び隅端部を除く内側部が含まれるものであることを特徴とする請求項1,請求項2又は請求項3の半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は半導体装置に関するもので、例えば、冗長ワード線及び冗長ビット線を備えるダイナミック型RAM(ランダムアクセスメモリ)ならびにその製品歩留まりの向上に利用して特に有効な技術に関するものである。

#### [0002]

【従来の技術】直交して配置されるワード線及び相補ビット線を含むメモリアレイをその基本構成要素とするダイナミック型RAMがある。また、このようなダイナミック型RAM等のメモリアレイに冗長ワード線及び冗長ビット線を設け、欠陥が検出されたワード線又は相補ビット線と選択的に置き換えることでダイナミック型RAM等の製品歩留まりを高めるいわゆる欠陥救済方式が知られている。

#### [0003]

【発明が解決しようとする課題】欠陥救済方式を採る従来のダイナミック型RAM等では、通常のワード線及びビット線が優先してメモリアレイの中央部分に配置され、冗長ワード線WROO〜WRO3、WRIO〜WR13ならびに冗長ビット線BRO\*〜BR7\*は、図6に例示されるように、メモリアレイARYO及びARY1のいずれかの辺に近接したいわゆる辺端部に配置される。周知のように、メモリアレイの辺端部では、特にセ

2

ンスアンプSAの近接部における段差や露光マージンの 低下の影響を受けやすいため、中央部分を含むいわゆる 内側部に比較してプロセスマージンが小さくなる。ま た、メモリアレイの四隅に近接したいわゆる隅端部で は、水洗後の乾燥不足やエッチング残等の影響を受けや すく、そのプロセスマージンは辺端部よりさらに小さく なる。この結果、せっかく不良ワード線又は不良ビット 線を冗長ワード線又は冗長ビット線に置き換えても、冗 長ワード線又は冗長ビット線自体が欠陥を孕む確率が高 くなり、救済不能となる確率が高くなって、ダイナミッ ク型RAM等の救済効率が低下し、その製品歩留まりが 低下する。

【0004】この発明の目的は、冗長ワード線及び冗長 ビット線を備えるダイナミック型RAM等の救済効率を 高め、その製品歩留まりを高めることにある。

【0005】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

#### [0006]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、冗長ワード線及び冗長ビット線を含むメモリアレイと、メモリアレイの各ビット線に対応して設けられる単位増幅回路を含むセンスアンプとを具備するダイナミック型RAM等において、冗長ワード線及び冗長ビット線を、メモリアレイの辺端部及び隅端部を避けて比較的プロセスマージンの大きな中央部に配置し、あるいはメモリアレイの中央部を含む内側部に分散して配置するとともに、冗長ワード線及び冗長ビット線が使用状態にないときには、その実質的な駆動経路となるXアドレスデコーダとの間あるいはセンスアンプの対応する単位増幅回路とコモンソース線との間を切断状態とする。

#### [0007]

40

【作用】上記した手段によれば、冗長ワード線及び冗長ビット線を比較的プロセスマージンが大きなメモリアレイの内側部に配置することで、冗長ワード線及び冗長ビット線自体の障害発生率を低くし、冗長ワード線及び冗長ビット線を分散配置することで、異物混入等により複数の冗長ワード線又は冗長ビット線が同時に不良となるのを防止し、さらに使用状態にない冗長ワード線及び冗長ビット線の駆動経路を切断することで、欠陥を持ちかつ使用状態にない冗長ワード線又は冗長ビット線が他の回路の正常動作に与える悪影響を防止することができる。これらの結果、冗長ワード線及び冗長ビット線を備えるダイナミック型RAM等の救済効率を高め、その製品歩留まりを高めることができる。

#### [0008]

【実施例】図1には、この発明が適用されたダイナミッ フク型RAMの一実施例のブロック図が示されている。ま

た、図2には、図1のダイナミック型RAMに含まれる メモリアレイ及びセンスアンプの一実施例の部分的な回 路図が示されている。これらの図をもとに、まずダイナ ミック型RAMの構成及び動作の概要ならびにその特徴 について説明する。なお、図2の各回路素子ならびに図 1の各ブロックを構成する回路素子は、公知のMOSF ET(金属酸化物半導体型電界効果トランジスタ。この 明細書では、MOSFETをして絶縁ゲート型電界効果 トランジスタの総称とする)集積回路の製造技術によ り、単結晶シリコンのような1個の半導体基板上に形成 される。また、図2において、そのチャンネル(バック ゲート) 部に矢印が付されるMOSFETはPチャンネ ル型であって、矢印の付されないNチャンネルMOSF ETと区別して示される。さらに、メモリアレイに関す る以下の説明は、図2のメモリアレイARY1を例に進 められるが、メモリアレイARY0についてはこれと同

一構成とされるため、類推されたい。

【0009】図1において、この実施例のダイナミック 型RAMは、いわゆるシェアドセンス方式を採り、セン スアンプSAと、これを挟む一対のメモリアレイARY 0及びARY1とを備える。このうち、メモリアレイA RY0及びARY1は、図2のメモリアレイARY1に 代表されるように、図の垂直方向に平行して配置される m+1本のワード線W00~W0m, W10~W1mな らびに4本の冗長ワード線WR00~WR03, WR1 0~WR13と、水平方向に平行して配置されるn+1 組の相補ビット線BO\*~Bn\*(ここで、例えば非反 転ビット線BOT及び反転ビット線BOBをあわせて相 補ビット線B0\*のように\*を付して表す。また、それ が有効とされるとき選択的にハイレベルとされる非反転 信号等についてはその名称の末尾にTを付して表し、そ れが有効とされるとき選択的にロウレベルとされる反転 信号等についてはその名称の末尾にBを付して表す。以 下同様)ならびに8組の冗長ビット線BR0\*~BR7 \*とを含む。これらのワード線及び冗長ワード線ならび に相補ビット線及び冗長ビット線の交点には、情報蓄積 キャパシタCs及びアドレス選択MOSFETQaから なる(m+5)×(n+9)個のダイナミック型メモリ セルが格子状に配置される。

【0010】この実施例において、冗長素子となる冗長 ワード線WR00~WR03, WR10~WR13なら びに冗長ビット線BRO\*~BR7\*は、対応する冗長 メモリセルを含めて、メモリアレイARY0及びARY 1の比較的プロセスマージンの大きな中央部分にまとめ て配置される。これにより、冗長ワード線及び冗長ビッ ト線自体の障害発生率を低くして、ダイナミック型RA Mの救済効率つまりは製品歩留まりを高めることができ る。なお、冗長ワード線及び冗長ビット線の配置位置と 救済効率との関係等については、後で詳細に説明する。

【0011】メモリアレイARY0及びARY1の同一

列に配置されたm+5個のメモリセルのアドレス選択M OSFETQaのドレインは、対応する相補ビット線B 0\*~Bn\*あるいは冗長ビット線BRO\*~BR7\* の非反転又は反転信号線に所定の規則性をもって交互に 結合される。また、同一行に配置されたn+9個のメモ リセルのアドレス選択MOSFETQaのゲートは、対 応するワード線WOO~WOm, W10~W1mあるい は冗長ワード線WR00~WR03, WR10~WR1 3にそれぞれ共通結合される。メモリアレイARYO及 びARY1を構成するすべてのメモリセルの情報蓄積キ ャパシタCsの他方の電極には、所定のプレート電圧V Pが共通に供給される。なお、プレート電圧VPは、電 源電圧VCC及び接地電位VSSのほぼ中間電位とされ る。また、電源電圧VCCは、特に制限されないが、+ 3. 3 V (ボルト) の正電位とされる。

【0012】メモリアレイARY0及びARY1を構成 するワード線WOO~WOm, W1O~W1mならびに 冗長ワード線WR00~WR03, WR10~WR13 は、その下方において対応するXアドレスデコーダXD 0及びXD1に結合され、択一的に選択状態とされる。 XアドレスデコーダXD0及びXD1には、Xアドレス バッファXBからi+1ビットの内部アドレス信号XO ~Xiが共通に供給されるとともに、X系冗長切り換え 回路XRから4ビットの冗長ワード線選択信号XROO ~XR03ならびにXR10~XR13と、同じく4ビ ットのX系冗長イネーブル信号XRE00~XRE03 ならびにXRE10~XRE13がそれぞれ供給され る。また、X系冗長切り換え回路XRには、内部アドレ ス信号XO~Xiが供給され、XアドレスバッファXB 30 には、アドレス入力端子AO~Aiを介してXアドレス 信号AXO~AXiが時分割的に供給される。

【0013】XアドレスバッファXBは、アドレス入力 端子AO~Aiを介して供給されるXアドレス信号AX 0~AXiを図示されない内部制御信号XLに従って取 り込み、保持するとともに、これらのXアドレス信号を もとに内部制御信号X0~Xiを形成して、X系冗長切 り換え回路XR, XアドレスデコーダXD0及びXD1 に供給する。また、X系冗長切り換え回路XRは、メモ リアレイARYO及びARY1の冗長ワード線WROO 40 ~WR03ならびにWR10~WR13に割り当てられ た不良ワード線のアドレスを保持するとともに、これら の不良アドレスとアクセスに際して供給されるXアドレ ス信号AXO~AXiつまり内部アドレス信号XO~X iとをビットごとに比較照合し、両アドレスが全ビット 一致したとき、対応する冗長ワード線選択信号XROO ~XR03あるいはXR10~XR13を選択的にハイ レベルとする。さらに、XアドレスデコーダXDO及び XD1は、図示されない内部制御信号XG0又はXG1 のハイレベルを受けて選択的に動作状態とされ、Xアド 50 レスバッファ X B から供給される内部アドレス信号 X O

~Xiをデコードしあるいは冗長ワード線選択信号XR00~XR03,XR10~XR13に従って、メモリアレイARY0又はARY1の対応するワード線又は冗長ワード線を択一的にハイレベルの選択状態とする。

【0014】この実施例において、メモリアレイARY O及びARY1の冗長ワード線WROO~WRO3なら びにWR10~WR13は、図2の冗長ワード線WR1 O及びWR11に代表して示されるように、Nチャンネ ルMOSFETN9及びNA等を介してXアドレスデコ ーダXD1等に結合される。また、X系冗長切り換え回 路XRは、メモリアレイARYO及びARY1の冗長ワ ード線WR00~WR03ならびにWR10~WR13 がいずれかの不良ワード線に置き換えられたとき、MO SFETN9及びNA等のゲートに供給されるX系冗長 イネーブル信号XREOO~XREO3あるいはXRE 10~XRE13を選択的にハイレベルとする。これに より、MOSFETN9及びNA等は、対応するX系冗 長イネーブル信号XRE10又はXRE11等がハイレ ベルとされることで、すなわち対応する冗長ワード線W R10及びWR11等がいずれかの不良ワード線と置き 換えられたとき選択的にオン状態となり、これらの冗長 ワード線とXアドレスデコーダXD1等との間を接続状 態とする。言い換えるならば、冗長ワード線WR10及 びWR11等は、それが使用状態にないときそのXアド レスデコーダXD1等との間の駆動経路を選択的に切断 される訳であり、これによって欠陥を持ちかつ使用状態 にない冗長ワード線が他の回路の正常動作に与える悪影 響を防止し、ダイナミック型RAMの製品歩留まりを高 めることができる。

【0015】次に、メモリアレイARY0及びARY1 を構成する相補ビット線B0\*~Bn\*ならびに冗長ビ ット線BRO\*~BR7\*は、センスアンプSAの対応 する単位回路に結合される。センスアンプSAには、Y アドレスデコーダYDからn+1ビットのビット線選択 信号YS0~YSnと8ビットの冗長ビット線選択信号 YRO~YR7とが供給されるとともに、タイミング発 生回路TGからシェアド制御信号SHO及びSH1なら びに図示されない内部制御信号PA及び反転内部制御信 号PABが供給される。YアドレスデコーダYDには、 YアドレスバッファYBからi+1ビットの内部アドレ ス信号Y0~Yiが供給され、Y系冗長切り換え回路Y Rから8ビットの冗長ビット線選択信号YR0~YR7 ならびにY系冗長イネーブル信号YRE0~YRE7が 供給される。また、Y系冗長切り換え回路YRには、Y アドレスバッファYBから内部アドレス信号Y0~Yi が供給され、YアドレスバッファYBには、アドレス入 力端子A0~Aiを介してYアドレス信号AY0~AY iが時分割的に供給される。

【0016】YアドレスバッファYBは、アドレス入力 端子A0~Aiを介して供給されるYアドレス信号AY

0~AYiを内部制御信号YLに従って取り込み保持す るとともに、これらのYアドレス信号をもとに内部アド レス信号YO~Yiを形成して、YアドレスデコーダY D及びY系冗長切り換え回路YRに供給する。また、Y 系冗長切り換え回路YRは、メモリアレイARYO及び ARY1の冗長ビット線BRO\*~BR7\*に割り当て られた不良ビット線のアドレスを保持するとともに、こ れらの不良アドレスとアクセスに際して外部から供給さ れるYアドレス信号AYO~AYiつまり内部アドレス 10 信号YO~Yiとをビットごとに比較照合し、両アドレ スが全ビット一致したとき、対応する冗長ビット線選択 信号YRO~YR7を選択的にハイレベルとする。さら に、YアドレスデコーダYDは、図示されない内部制御 信号YGのハイレベルを受けて選択的に動作状態とさ れ、ΥアドレスバッファΥΒから供給される内部アドレ ス信号YO~Yiをデコードして、対応するビット線選 択信号YSO~YSnを択一的にハイレベルとするとと もに、Y系冗長切り換え回路YRから供給される冗長ビ ット線選択信号YR0~YR7をそのままセンスアンプ SAに伝達する。なお、冗長ビット線選択信号YR0~ YR7のいずれかがハイレベルとされるとき、Yアドレ スデコーダYDによる内部アドレス信号Y0~Yiのデ コード動作は停止される。

【0017】一方、センスアンプSAは、メモリアレイ ARYO及びARY1の相補ビット線BO\*~Bn\*な らびに冗長ビット線BRO\*~BR7\*に対応して設け られるn+9個の単位回路を含み、これらの単位回路の それぞれは、図2に例示されるように、一対のCMOS (相補型MOS) インバータが交差結合されてなる単位 30 増幅回路UAと、相補ビット線BO\*~Bn\*あるいは 冗長ビット線BRO\*~BR7\*と相補共通データ線C D\*との間にそれぞれ設けられるNチャンネル型のスイ ッチMOSFETN5及びN6とを含む。このうち、単 位増幅回路UAには、そのゲートに反転内部制御信号P ABを受けるPチャンネル型の駆動MOSFETP1か らコモンソース線SPを介して回路の電源電圧が選択的 に供給されるとともに、そのゲートに内部制御信号PA を受けるNチャンネル型の駆動MOSFETN1からコ モンソース線SNを介して回路の接地電位が選択的に供 給される。また、スイッチMOSFETN5及びN6の ゲートはそれぞれ共通結合され、ΥアドレスデコーダΥ Dから対応するビット線選択信号YSO~YSnあるい は冗長ビット線選択信号YR0~YR7がそれぞれ供給 される。

【0018】さらに、センスアンプSAの各単位回路は、その左方においてNチャンネル型の対応するシェアドMOSFETN3及びN4を介してメモリアレイARY0の対応するビット線B0\*~Bn\*あるいは冗長ビット線BR0\*~BR7\*にそれぞれ結合され、その右方においてやはりNチャンネル型の対応するシェアドM

OSFETN7及びN8を介してメモリアレイARY1の対応するビット線B0\* $\sim$ Bn\*あるいは冗長ビット線BR0\* $\sim$ BR7\*にそれぞれ結合される。シェアドMOSFETN3及びN4のゲートには、タイミング発生回路TGからシェアド制御信号SH0が共通に供給され、シェアドMOSFETN7及びN8のゲートには、シェアド制御信号SH1が共通に供給される。

【0019】これらのことから、センスアンプSAの各 単位回路は、シェアド制御信号SHOがハイレベルとさ れシェアドMOSFETN3及びN4がオン状態とされ るとき、メモリアレイARY0の対応する相補ビット線 又は冗長ビット線と選択的に接続状態とされ、シェアド 制御信号SH1がハイレベルとされシェアドMOSFE TN7及びN8がオン状態とされるとき、メモリアレイ ARY1の対応する相補ビット線又は冗長ビット線と選 択的に接続状態とされる。このとき、各単位回路の単位 増幅回路UAは、内部制御信号PAがハイレベルとされ 反転内部制御信号PABがロウレベルとされることで一 斉に動作状態とされ、メモリアレイARYO又はARY 1の選択されたワード線又は冗長ワード線に結合される n+9個のメモリセルから対応する相補ビット線又は冗 長ビット線を介して出力される微小読み出し信号をそれ ぞれ増幅して、ハイレベル又はロウレベルの2値読み出 し信号とする。また、各単位回路のスイッチMOSFE TN5及びN6は、対応するビット線選択信号YS0~ YSnあるいは冗長ビット線選択信号YRO~YR7が ハイレベルとされることで選択的にオン状態となり、対 応する単位増幅回路UAの非反転及び反転入出力ノード つまりはメモリアレイARY0又はARY1の対応する 相補ビット線B0\*~Bn\*あるいは冗長ビット線BR 0\*~BR7\*と相補共通データ線CD\*との間を選択 的に接続状態とする。

【0020】この実施例において、センスアンプSAの 冗長ビット線BR0\*~BR7\*に対応して設けられる 単位回路は、図2の冗長ビット線BRO\*に対応する単 位回路に代表されるように、その単位増幅回路UAとコ モンソース線SP及びSNとの間にそれぞれ設けられる PチャンネルMOSFETP2及びNチャンネルMOS FETN2を含む。また、Y系冗長切り換え回路YR は、メモリアレイARY0及びARY1の冗長ビット線 BRO\*~BR7\*がいずれかの不良ビット線に置き換 えられたとき、上記MOSFETP2及びN2のゲート にそのままあるいはインバータV1を介して供給される Y系冗長イネーブル信号YRE0~YRE7を選択的に ハイレベルとする。これにより、MOSFETP2及び N2は、対応するY系冗長イネーブル信号YRE0等が ハイレベルとされることで、すなわち対応する冗長ビッ ト線YR0等がいずれかの不良ビット線と置き換えられ たとき選択的にオン状態となり、対応する単位増幅回路 UAとコモンソース線SP及びSNとの間を接続状態と

8

する。言い換えるならば、冗長ビット線BRO\*~BR7\*つまりセンスアンプSAの各冗長ビット線に対応して設けられる単位増幅回路UAは、対応する冗長ビット線が使用状態にないときそのコモンソース線SP及びSNとの間の駆動経路を選択的に切断される訳であり、これによって欠陥を持ちかつ使用状態にない冗長ビット線が他の回路の正常動作に与える悪影響を防止し、ダイナミック型RAMの製品歩留まりを高めることができる。

【0021】センスアンプSAの各単位増幅回路UAの 非反転及び反転入出力ノードすなわちメモリアレイAR YO又はARY1の指定された相補ビット線又は冗長ビ ット線が選択的に接続状態とされる相補共通データ線C D\*は、ライトアンプWAの出力端子に結合されるとと もに、メインアンプMAの入力端子に結合される。ライ トアンプWAの入力端子はデータ入力バッファIBの出 力端子に結合され、このデータ入力バッファIBの入力 端子はデータ入力端子Dinに結合される。また、メイ ンアンプMAの出力端子はデータ出力バッファOBの入 力端子に結合され、このデータ出力バッファOBの出力 端子はデータ出力端子Doutに結合される。ライトア 20 ンプWAには、タイミング発生回路TGから図示されな い内部制御信号WPが供給され、メインアンプMA及び データ出力バッファOBには、図示されない内部制御信 号RP及びDOCがそれぞれ供給される。

【0022】データ入力バッファIBは、ダイナミック型RAMがライトモードで選択状態とされるとき、データ入力端子Dinを介して入力される書き込みデータを取り込み、ライトアンプWAに伝達する。このとき、ライトアンプWAは、内部制御信号WPのハイレベルを受けて選択的に動作状態とされ、データ入力バッファIBから伝達される書き込みデータを所定の相補書き込み信号とした後、相補共通データ線CD\*からセンスアンプSAの対応する単位回路を介してメモリアレイARY0又はARY1の選択された1個のメモリセルに書き込む。

【0023】一方、メインアンプMAは、ダイナミック型RAMがリードモードで選択状態とされるとき内部制御信号RPのハイレベルを受けて選択的に動作状態とされ、メモリアレイARY0又はARY1の選択された1個のメモリセルからセンスアンプSAの対応する単位回路ならびに相補共通データ線CD\*を介して出力される読み出し信号をさらに増幅して、データ出力バッファOBは、内部制御信号DOCのハイレベルを受けて選択的に動作状態とされ、メインアンプMAから出力される読み出し信号をデータ出力端子Doutを介してダイナミック型RAMの外部に出力する。

【0024】タイミング発生回路TGは、外部から起動 制御信号として供給されるロウアドレスストローブ信号 50 RASB, カラムアドレスストローブ信号CASBなら

びにライトイネーブル信号WEBをもとに、上記各種の内部制御信号を選択的に形成して、ダイナミック型RA Mの各部に供給する。

【0025】図3及び図4には、図1のダイナミック型RAMの第1及び第2の実施例の基板配置図がそれぞれ示されている。また、図5には、図1のダイナミック型RAMが形成される半導体基板(チップ)面の配置位置とプロセスマージンとの関係を説明するための概念図が示され、図6には、この発明に先立って本願発明者等が開発したダイナミック型RAMの基板配置図の一例が示されている。これらの図をもとに、この実施例のダイナミック型RAMの基板配置の概要とプロセスマージンならびにその特徴について説明する。なお、以下の基板配置図では、メモリアレイARYO及びARY1の冗長ワード線及び冗長ビット線に関する部分のみが代表して示されている。また、基板配置に関する以下の説明では、図3ないし図6の位置関係をもって半導体基板面上での上下左右を表す。

【0026】まず、図3において、この実施例のダイナミック型RAMは、前述のように、センスアンプSAならびに一対のメモリアレイARY0及びARY1は、半導体基板SUBの縦の中央部に配置されたセンスアンプSAを挟むべくその両側に配置される。メモリアレイARY0及びARY1は、4本の冗長ワード線WR00~WR03ならびにWR10~WR13と8組の冗長ビット線BR0\*~BR7\*とをそれぞれ含み、これらの冗長ワード線及び冗長ビット線は、対応するメモリアレイARY0及びARY1の縦又は横方向の中央部にそれぞれまとめて配置される。

【0027】周知のように、メモリアレイARYO及びARY1の辺端部つまりその各辺に近接した部分では、特にセンスアンプSAの近接部における配線層の段差や露光マージンの低下等の影響を受けやすいため、そのプロセスマージンは、図5に例示されるように、アレイ中央部分を含むいわゆる内側部に比較して例えば10%程度小さくなる。また、メモリアレイARYO及びARY1の隅端部つまりその四隅に近接した部分では、特に水洗後の乾燥不足やエッチング残等の影響を受けやすいため、さらに例えば10%程度そのプロセスマージンが小さくなり、内側部に比較すると20%程度のプロセスマージン低下となる。したがって、内側部におけるビット救済率を100%となり、各隅端部におけるビット救済率は90%となり、各隅端部におけるビット救済率は80%となる。

【0028】ここで、メモリアレイARY0及びARY 1を構成するワード線の本数m+1を256,相補ビット線の組数n+1を2048とし、各辺端部及び隅端部がそれぞれ外側64ビットのメモリセルからなるものとして、ダイナミック型RAMの製品歩留まりを試算して 50 10

みよう。まず、図6に例示されるように、冗長ワード線WR00~WR03,WR10~WR13ならびに冗長ビット線BR0\*~BR7\*がすべてメモリアレイARY0又はARY1の辺端部に配置される従来のダイナミック型RAMの場合、メモリアレイARY0の右上部ならびにメモリアレイARY1の左上部の隅端部で欠陥救済に供される冗長メモリセルの数Nc1は、各メモリアレイに設けられる冗長ワード線の数が4であることから、

10 N c 1 = 2 × 4 × 6 4 = 5 1 2 となる。また、メモリアレイARY 0 の左下部ならびにメモリアレイARY 1 の右下部の隅端部で欠陥救済に供される冗長メモリセルの数N c 2 は、各メモリアレイに設けられる冗長ビット線の数が8 であることから、N c 2 = 2 × 8 × 6 4 = 1 0 2 4

となり、メモリアレイARYOの右下部ならびにメモリアレイARY1の左下部の隅端部で欠陥救済に供される冗長メモリセルの数Nc3は、冗長ワード線及び冗長ビット線の交差部分のダブリを差し引いて、

20 Nc3=2×{4×64+8×(64-4)}=147 2 となる。

【0029】これらの結果、メモリアレイARY0及びARY1の合計6個所の隅端部で欠陥救済に供される冗長メモリセルの総数Nctは、

N c t = N c 1 + N c 2 + N c 3

= 5 1 2 + 1 0 2 4 + 1 4 7 2 = 3 0 0 8

となり、その正常に欠陥救済に供しうる数Ncnは、隅端部におけるプロセスマージンが20%低下しビット救 30 済率が80%であることを考慮すると、

N c n = N c t × 0. 8 = 3 0 0 8 × 0. 8 = 2 4 0 6 となる。

【0030】次に、図6のメモリアレイARY0のセンスアンプSAに近接する右辺端部ならびにメモリアレイARY1のセンスアンプSAに近接する左辺端部で欠陥救済に供される冗長メモリセルの数Ne1は、上記隅端部で欠陥救済に供される冗長メモリセルの数Nc1及びNc3を差し引くと、

40 Ne 1 =  $2 \times 4 \times (2048+8) - 512 - 1472$ = 14464

となり、メモリアレイARYO及びARY1の下辺端部で欠陥救済に供される冗長メモリセルの数Ne2は、上記隅端部で欠陥救済に供される冗長メモリセルの数Nc2及びNc3を差し引くと、

N e  $2 = 2 \times 8 \times (256+4) - 1024 - 1472$ = 1664

となる。したがって、メモリアレイARYO及びARY 1の合計4個所の辺端部で欠陥救済に供される冗長メモ リセルの総数Netは、

Net=Ne1+Ne2

= 1 4 4 6 4 + 1 6 6 4 = 1 6 1 2 8

となり、その正常に欠陥救済に供しうる数Nenは、辺 端部におけるプロセスマージンが10%低下しビット救 済率が90%であることを考慮すると、

 $Nen=Net\times 0.9$ 

 $= 16128 \times 0.9 = 14515$ となる。

【0031】以上のことから、図6のダイナミック型R Nrtは、

Nrt = Nct + Net

= 3 0 0 8 + 1 6 1 2 8 = 1 9 1 3 6

となり、冗長メモリセルとしてのビット救済率つまり製 品歩留まりRsは、

Rs = (Ncn + Nen) / Nrt

= (2406+14515) / 19136

**⇒0.884** 

つまり約88.4%となる。

【0032】一方、この発明が適用された図3のダイナ ミック型RAMの場合、欠陥救済に供される冗長メモリ セルの総数Nrtは上記図6の場合と同じであるが、こ れらの冗長メモリセルのうち、メモリアレイARY0及 びARY1の上辺端部及び下辺端部で欠陥救済に供され る冗長メモリセルの数Ne3は、

 $N = 3 = 2 \times 2 \times 4 \times 6 \ 4 = 1 \ 0 \ 2 \ 4$ 

となり、メモリアレイARY0及びARY1の左辺端部 及び右辺端部で欠陥救済に供される冗長メモリセルの数

N e  $4 = 2 \times 2 \times 8 \times 6$  4 = 2 0 4 8

となる。したがって、メモリアレイARYO及びARY 1の合計8個所の辺端部で欠陥救済に供される冗長メモ リセルの総数Netは、

Net=Ne3+Ne4

= 1024 + 2048 = 3072

となり、その正常に欠陥救済に供しうる数Nenは、辺 端部におけるプロセスマージンが10%低下しビット救 済率が90%であることを考慮すると、

 $Nen=Net\times 0.9$ 

 $= 3072 \times 0.9 = 2765$ 

となる。

【0033】前述のように、図3のダイナミック型RA Mにおいて欠陥救済に供される冗長メモリセルの総数N r tは19136であるため、辺端部を除く各メモリア レイの内側部で欠陥救済に供される冗長メモリセルの総 数Nitは、

N i t = N r t - N e t

= 1 9 1 3 6 - 3 0 7 2 = 1 6 0 6 4

となる。これらの冗長メモリセルは、内側部におけるプ ロセスマージンが100%とされることから、そのまま 50 路の正常動作に与える悪影響を防止できるという効果が

内側部において正常に欠陥救済に供しうる冗長メモリセ ルの数Ninとなるため、冗長メモリセルとしてのビッ ト救済率つまり製品歩留まりRsは、

12

Rs = (Nen+Nin) / Nrt

= (2765+16064) / 19136

**⇒**0. 984

つまり約98.4%となる。この結果、この実施例のダ イナミック型RAMの場合、前記図6の従来例に比較し てその救済効率が約10%高くなり、これによってダイ AMにおいて欠陥救済に供される冗長メモリセルの総数 10 ナミック型RAMの製品歩留まりが高められるものとな

> 【0034】ところで、図3のダイナミック型RAMの 場合、冗長ワード線WROO~WRO3, WR10~W R13ならびに冗長ビット線BR0\*~BR7\*は、メ モリアレイARY0及びARY1の縦又は横方向の中央 部にまとめて配置されるが、これらの冗長ワード線及び 冗長ビット線は、図4に例示されるように、メモリアレ イARY0及びARY1の辺端部及び隅端部を除く内側 部に分散して配置することができる。この場合、図3の 20 実施例と同様に、その救済効率が図6に比較して約10 %高くなるとともに、例えば異物の混入等によりすべて の冗長ワード線WR00~WR03, WR10~WR1 3あるいはすべての冗長ビット線BRO\*~BR7\*が 同時に障害となる確率が大幅に低くなり、これによって ダイナミック型RAMの製品歩留まりをさらに高めるこ とができるものとなる。

【0035】以上の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) 冗長ワード線及び冗長ビット線を含むメモリアレ 30 イと、メモリアレイの各ビット線に対応して設けられる 単位増幅回路を含むセンスアンプとを具備するダイナミ ック型RAM等において、冗長ワード線及び冗長ビット 線を、メモリアレイの比較的プロセスマージンの低い辺 端部及び隅端部を避けて、比較的プロセスマージンの高 い中央部分を含む内側部に配置することで、冗長ワード 線及び冗長ビット線の障害発生率を低くすることができ るという効果が得られる。

(2) 上記(1) 項において、冗長ワード線及び冗長ビ ット線を、メモリアレイの比較的プロセスマージンの高 40 い中央部分を含む内側部に分散して配置することで、異 物混入等により複数の冗長ワード線又は冗長ビット線が 同時に不良となるのを防止することができるという効果 が得られる。

【0036】(3)上記(1)項及び(2)項におい て、冗長ワード線及び冗長ビット線が使用状態にないと き、その実質的な駆動経路となるXアドレスデコーダと の間あるいはセンスアンプの対応する単位増幅回路とコ モンソース線との間を切断することで、欠陥を持ちかつ 使用状態にない冗長ワード線又は冗長ビット線が他の回

得られる。

(4)上記(1)項ないし(3)項により、冗長ワード 線及び冗長ビット線を備えるダイナミック型RAM等の 救済効率を高め、その製品歩留まりを高めることができ るという効果が得られる。

【0037】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。 例え ば、図1において、メモリアレイARYO及びARY1 に設けられる冗長ワード線及び冗長ビット線の数は、任 意に設定できる。また、メモリアレイARYO及びAR Y1は、その直接周辺回路を含めて複数のメモリマット に分割することができる。ダイナミック型RAMは、複 数ビットの記憶データを同時に入力又は出力するいわゆ る多ビット構成を採りうるし、記憶データの各ビットに 対応して設けられるデータ入力端子及びデータ出力端子 をデータ入出力端子として共有化することもできる。さ らに、ダイナミック型RAMはシェアドセンス方式を採 ることを必須条件とはしないし、そのブロック構成や起 動制御信号、アドレス信号及び内部制御信号の名称及び 組み合わせならびに論理レベル等は、種々の実施形態を 採りうる。

【0038】図2において、センスアンプSAの各単位 回路は、メモリアレイARYO及びARY1を構成する 相補ビット線B0\*~Bn\*の非反転及び反転信号線を イコライズするためのビット線プリチャージ回路を含む ことができる。また、冗長ワード線WR10及びWR1 1等の駆動経路を切断するためのMOSFETN9及び NA等は、XアドレスデコーダXD0又はXD1に含ま れるものとしてもよいし、センスアンプSAの単位増幅 回路UAの駆動経路を切断するためのMOSFETP2 及びN2は、ともにNチャンネルMOSFETとして単 位増幅回路UAの非反転及び反転入出力ノードと対応す る相補ビット線の非反転又は反転信号線との間に設けて もよい。駆動MOSFETP1及びN1は、並列形態と され所定の時間をおいて順次オン状態とされる複数のP チャンネルMOSFET又はNチャンネルMOSFET に置き換えることができる。さらに、メモリアレイAR Y0及びARY1ならびにセンスアンプSAの具体的構 成や電源電圧の極性及び絶対値ならびにMOSFETの 導電型等は、種々の実施形態を採りうる。

【0039】図3において、冗長ワード線WR00~WR03,WR10~WR13ならびに冗長ビット線BR0\*~BR7\*は、メモリアレイARY0又はARY1の中央部分に限らず、内側部の任意に位置にまとめて配置することができる。図3ないし図6において、製品歩留まりを試算するために設定したメモリアレイARY0及びARY1のワード線数及びビット線数や、各メモリアレイの辺端部及び隅端部における構成メモリセルのビ50

ット数ならびにメモリアレイ各部のプロセスマージン及 び障害発生率等の具体値は、任意の値を採ることができ

14

【0040】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるダイナミック型RAMに適用した場合について説明したが、それに限定されるものではなく、例えば、同様な冗長ワード線及び冗長ビット線を備えるスタティック型RAM等の各種メモリ集積回路やこのようなメモリ集積回路を10 搭載するゲートアレイ集積回路等の論理集積回路装置にも適用できる。この発明は、少なくとも冗長素子を備える半導体装置ならびにこのような半導体装置を含む装置及びシステムに広く適用できる。

#### [0041]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、冗長ワード線及び冗長ビッ ト線を含むメモリアレイと、メモリアレイの各ビット線 に対応して設けられる単位増幅回路を含むセンスアンプ 20 とを具備するダイナミック型RAM等において、冗長ワ ード線及び冗長ビット線を、メモリアレイの比較的プロ セスマージンの小さな辺端部及び隅端部を避けて比較的 プロセスマージンの大きな中央部を含む内側部に配置 し、あるいは内側部に分散して配置するとともに、冗長 ワード線及び冗長ビット線が使用状態にないときには、 その実質的な駆動経路となるXアドレスデコーダとの間 あるいはセンスアンプの対応する単位増幅回路とコモン ソース線との間を切断状態とすることで、冗長ワード線 及び冗長ビット線自体の障害発生率を低くし、異物混入 等により複数の冗長ワード線又は冗長ビット線が同時に 不良となるのを防止し、さらには欠陥を持ちかつ使用状 態にない冗長ワード線又は冗長ビット線が他の回路の正 常動作に与える悪影響を防止することができる。これに より、冗長ワード線及び冗長ビット線を備えるダイナミ ック型RAM等の救済効率を高め、その製品歩留まりを 高めることができる。

#### 【図面の簡単な説明】

【図1】この発明が適用されたダイナミック型RAMの一実施例を示すブロック図である。

(0 【図2】図1のダイナミック型RAMに含まれるメモリアレイ及びセンスアンプの一実施例を示す部分的な回路図である。

【図3】図1のダイナミック型RAMの第1の実施例を示す基板配置図である。

【図4】図1のダイナミック型RAMの第2の実施例を示す基板配置図である。

【図5】図1のダイナミック型RAMが形成される半導体基板の配置位置とプロセスマージンとの関係を説明するための概念図である。

7 【図6】この発明に先立って本願発明者等が開発したダ

イナミック型RAMの一例を示す基板配置図である。 【符号の説明】


ARY0, ARY1・・・メモリアレイ、WR00~WR03, WR10~WR13・・・冗長ワード線、BR0\*~BR7\*・・冗長ビット線、XD0, XD1・・・Xアドレスデコーダ、XR・・・X系冗長切り換え回路、XR00~XR03, XR10~XR13・・・冗長ワード線選択信号、XRE00~XRE03, XRE10~XRE13・・・X系冗長イネーブル信号、XB・・・Xアドレスバッファ、SA・・・センスアンプ、YD・・Yアドレスデコーダ、YR・・Y系冗長切り換え回路、YR0~YR7・・・冗長ビット線選択信号、YRE0~YRE7・・・Y系冗長イネーブル信

号、YB・・・Yアドレスバッファ、WA・・ライトアンプ、MA・・メインアンプ、IB・・・データ入力バッファ、OB・・・データ出力バッファ、TG・・・タイミング発生回路。W00~W0m, W10~W1m・・・ワード線、B0\*~Bn\*・・・相補ビット線、Cs・・情報蓄積キャパシタ、Qa・・・アドレス選択MOSFET、SH0, SH1・・・シェアド制御信号、UA・・・単位増幅回路、SP, SN・・・コモンソース線、YS0~YSn・・・ビット線選択信号、CD\*・・・相補共通データ線、P1~P2・・・PチャンネルMOSFET、N1~NA・・・NチャンネルMOSFET、V1・・・インバータ。SUB・・・半導

【図1】


# ダイナミック型RAMのブロック構成

図1



【図6】

## 図6 ダイナミック型RAMの基板配置



【図3】

### 図3 ダイナミック型RAMの基板配置(実施例1)





図4


【図4】

# ダイナミック型RAMの基板配置(実施例2)



【図2】

# 図2 メモリアレイ及びセンスアンプの部分回路構成



【図5】

### 図5 基板位置におけるプロセスマージン

